Разработка метода описания задержек стандартных ячеек в цифровых интегральных схемах

Разработка нового подхода к расчету временных верификаций для библиотек стандартных ячеек, основанного на средствах схемотехнического моделирования, учитывающего межсхемные и внутрисхемные технологические отклонения необходимые для временного анализа.

Подобные документы

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу и оценить ее, кликнув по соответствующей звездочке.