Проектирование многоразрядного десятичного сумматора комбинационного типа
Оптимальная схема одноразрядного двоичного сумматора с учетом заданного базиса логических элементов. Логическая схема одноразрядного десятичного сумматора. Нахождение знака переполнения. Устройство управления для многоразрядного десятичного сумматора.
Подобные документы
Разработка алгоритма умножения, структурной схемы устройства и синтез преобразователя множителя. Логический синтез одноразрядного четверичного умножителя-сумматора и одноразрядного четверичного сумматора. Разработка, синтез и блок-схема МПА делителя.
курсовая работа, добавлен 07.06.2010Выбор оптимальных оснований системы остаточных классов. Общая структура модулярного сумматора и умножителя, выбор их моделей. Алгоритмы функционирования управляющих устройств сумматора и умножителя. Методы повышения скорости и надежности вычислений.
курсовая работа, добавлен 28.05.2013Анализ вариантов реализации комбинационной схемы для различных типов программируемых логических интегральных схем (ПЛИС). Возможности программных пакетов Decomposer и WebPACK ISE. Описание сумматора на языке VHDL, его синтез при помощи пакета Decomposer.
курсовая работа, добавлен 03.10.2010Обзор системы остаточных классов и основные теоретические сведения. Выбор оптимальных оснований СОК. Общая структура цифровых устройств. Разработка модулярного сумматора и умножителя, алгоритм работы и структурная схема, работа в Altera Quartus II v10.1.
дипломная работа, добавлен 24.05.2013Изучение полного дешифратора с прямыми и инверсионными выходами. Общая схема организации контроля по четности. Преобразователь кода Грея в двоичный код. Синтез логической схемы одноразрядного арифметического полного сумматора на основе мультиплексоров.
реферат, добавлен 24.12.2010Описание принципа работы структурной электрической схемы устройства суммирования двоичных чисел. Назначение построения четырехразрядных двоичных сумматоров с параллельным переносом. Логические функции для выходов Si и Ci+1 одноразрядного сумматора.
реферат, добавлен 06.02.2012Системы радио и проводной связи, цифровые устройства. Схема формирования входного двоичного кода, преобразования кодов и управления. Индикация выходного двоичного кода, состоящая из светодиодов. Схема индикации десятичного эквивалента преобразуемого кода.
курсовая работа, добавлен 10.02.2012Временные характеристики переключения логических элементов. Проектирование последовательного умножителя, схема полного сумматора. Временная диаграмма спроектированного умножителя чисел, оценка его быстродействия и максимальной задержки на выходе.
курсовая работа, добавлен 21.03.2014Разработка цифрового устройства для двоично-десятичного кодирования цифр номера зачетной книжки студента. Таблица истинности для входных переменных. Генераторы и счетчик импульсов. Схема совпадения кодов, регистры памяти. Минимизация булева выражения.
реферат, добавлен 26.12.2013Разработка четырехразрядного сумматора с записью результата алгебраического сложения 2-ух двоичных чисел в выходной регистр. Обратный код n-разрядного числа N. Проведение испытания с использованием симуляционного пакета программного обеспечения Analiser.
курсовая работа, добавлен 10.04.2015Интегральная микроэлектроника как элементная база дискретной техники. Применение биполярных и полевых транзисторов в качестве активных элементов цифровых микросхем. Выбор и обоснование структурной схемы суммирующего двоично-десятичного счетчика импульсов.
курсовая работа, добавлен 04.06.2010Схема полного сумматора в основе последовательного умножителя двух 4-разрядных чисел со знаком. Расчет базового элемента. Моделирование в программе MicroCAP. Схема умножителя на логических элементах, оценка его быстродействия. Основные недостатки схемы.
курсовая работа, добавлен 05.03.2013Назначение устройства, его cтруктурная схема, элементная база. Функциональная схема сложения в двоично-десятичном коде. Время выполнения операции. Принцип работы суммирующего счетчика в коде Грея. Синтез функций возбуждения триггеров. Временные диаграммы.
курсовая работа, добавлен 14.01.2014Исследование и принцип работы арифметико-логического устройства для выполнения логических операций. Условно–графическое обозначение микросхемы регистра. Анализ логической схемы регистра, принцип записи, чтения информации. Проектирование сумматора.
курсовая работа, добавлен 23.11.2010Разработка и описание принципиальной схемы дискретного устройства. Синтез основных узлов дискретного устройства, делителя частоты, параллельного сумматора по модулю два, параллельного регистра, преобразователя кодов. Генератор прямоугольных импульсов.
курсовая работа, добавлен 20.05.2014- 16. Требования к высокочастотному тракту и его структура. Измеритель мощности для аппаратов УВЧ-терапии
Структурная схема транзисторного высокочастотного тракта. Сумматор мощности и его схема. Датчик фазы входного сопротивления согласующей цепи на выходе сумматора мощности. Виды и характеристика аппаратов для УВЧ-терапии и их основные выходные параметры.
реферат, добавлен 12.01.2009 Разработка селективного усилителя, обладающего заданными параметрами. Функциональная схема селективного усилителя. Расчёт элементов предварительного усилителя, полосовых фильтров, сумматора. Область применения селективных усилителей, полоса прозрачности.
курсовая работа, добавлен 17.07.2010Методы измерений параметров и характеристик нелинейных элементов. Принципы интегральной схемотехники. Принципы построения фазонечувствительных активных фильтров. Расчет канала преобразования и обработки квадратурного сигнала и инвертирующего сумматора.
курсовая работа, добавлен 03.04.2016Расчет трансформатора, блока питания и усилителя мощности, генератора трапецеидального напряжения, интегратора, сумматора и одновибратора. Структурная и принципиальная схема генератора сигналов. Формула вычисления коэффициента усиления с обратной связью.
курсовая работа, добавлен 22.12.2012Разработка структурной схемы ЦА-УПЧ. Синтез комбинационного цифрового устройства. Регистр параллельного действия, построенный на синхронных D-триггерах. Структура сумматора параллельного действия. Разработка схемы запуска, клавиатуры и зануления.
курсовая работа, добавлен 07.12.2012Этапы проектирования накапливающего сумматора, реализующего вычисление среднего арифметического. Общая схема алгоритма функционирования устройства. Разработка принципиальной электрической схемы: генератор импульсов, счетчик адреса, триггер приостановки.
курсовая работа, добавлен 28.09.2011Логическая схема как совокупность логических электронных элементов, соединенных между собой. Разработка схемы управляющего автомата. Выбор аналоговых элементов. Разработка управляющего автомата и проектирование его. Элементы цифровых электронных схем.
курсовая работа, добавлен 29.01.2015Описание схемы триггера. Представление предела счёта в двоичной системе счисления. Десятичный JK-триггер. Определение времени регистрации. К 155 ИЕ 2 как четырёхразрядный десятичный асинхронный счётчик пульсаций, его работа, внутренняя схема микросхемы.
реферат, добавлен 26.01.2015Классификация и параметры усилителей, влияние обратной связи на их характеристики. Усилительные каскады на биполярных транзисторах. Проектирование сумматора на основе операционного усилителя. Моделирование схем с помощью программы Electronics Workbench.
курсовая работа, добавлен 24.01.2018Структурная схема двухканального квадратурного синхронного детектора. Расчет фазовращателя, перемножителя, фильтра низких частот, квадратора, сумматора. Особенности применения синхронного детектора при оптимальной фильтрации сложномодулированных сигналов.
курсовая работа, добавлен 07.03.2016