Диагностирование логического элемента DC LUT FPGA

Описание моделирования "быстрого" диагностирования логического элемента DC LUT тестами "все единицы" и "все нули" в системе схемотехнического моделирования NI Multisim 10 путём одновременной проверки всех ветвей обратного дерева передающих транзисторов.

Подобные документы

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу и оценить ее, кликнув по соответствующей звездочке.